Laboratorní mikrovlnný syntezátor. Schéma, popis

Jak vyplývá z § 1.10, v zásadě je možné postavit systém DKSCH pomocí digitální smyčky fázového závěsu v jakémkoli frekvenčním rozsahu, včetně mikrovlnného. Známé publikace o takových systémech, byť jen v decimetrovém rozsahu (například , ), pocházejí z druhé poloviny 60. let. Pokud jde o řadu SMV, známe pouze jeden článek z roku 1971, který popisuje digitální syntezátor této řady. Shodněme se na tom, že syntezátory v rozsahu do 400 MHz patří do metrového rozsahu vlnových délek, ke kterému mají blíže nejen proto, že pokrývají rozsah jen o málo větší než metrový limit, ale i podle principů jejich konstrukce.

Protože šířka pracovního frekvenčního rozsahu nejjednoduššího digitálního syntezátoru nemůže překročit maximální rychlost DPCD, prakticky nejjednodušší DLL systémy nejsou pro mikrovlny použitelné. Výše bylo poznamenáno, že zapnutí DPKD před DPKD způsobí, že systém bude inerciálnější a zhorší jeho hlukové charakteristiky. Pokud je maximální rychlost moderních DPCD přibližně 50 MHz, pak pro f 0 = 5 GHz (střed rozsahu centimetrů) je vyžadován DPCD s dělicím faktorem c = 100, tj. za jinak stejných okolností pásmo DPLLL prstence se v tomto příkladu zužuje o dva řády.

Jak bylo ukázáno v § 1.10, heterodynizující systém DFLL (obr. 1.12c), i když je objemnější, má elektrické vlastnosti, které nejsou horší než nejjednodušší systém. Není omezen rychlostí DPKD, a proto může být použit v mikrovlnných syntezátorech. Použití tohoto systému v mikrovlnách má však své vlastní charakteristiky. Za prvé, protože šířka provozního frekvenčního rozsahu P 0 = f 0 max - f 0 min při mikrovlnné troubě téměř vždy překračuje rychlost DPKD f DP max, heterodynizace by měla být prováděna nikoli jednou frekvencí, ale referenční sítí. frekvence f q (k) (jako ve starším dekádovém vícedekádovém systému DKSCH). Za druhé, krok diskrétnosti zadané mřížky β k by neměl přesáhnout šířku rozsahu stabilního dělení DPKD f DP max - f DP min, tedy prakticky β k f DP max - f DP min, pak před DPKD budete musíte zapnout DPKD ve formě jednoho nebo dvou spouštěčů. Tak malý dělicí faktor DPKD (c = 2 nebo c = 4) za prvé nezhorší znatelně elektrické vlastnosti systému a za druhé, jak průmysl vyvíjí rychleji působící DPKD, DFKD se nejprve zvrhne na single trigger (c = 2), a pak může být zcela vyloučen ze schématu.

Typické mikrovlnné blokové schéma digitálního syntezátoru tedy může být znázorněno, jak je znázorněno na Obr. 3.1a. Pro tento systém

Společné řešení (3.1) a (3.2) dává

Potom z (3.3) a (3.4) dělicí koeficient DPKD

Ve druhé kapitole byla definována kritéria [formulář (2.44)] pro výběr referenčních frekvencí, zajišťující nepřítomnost vedlejších složek nekontrolovaných PLL prstencem na výstupu syntezátoru. Podívejme se, jak jsou tato kritéria splněna v diagramu na obr. 3.1a. Protože

pak dosazením (3.6) do (3.1) získáme

Z (2.44) vyplývá, že je nutné splnit podmínku Vezmeme-li v posledním výrazu extrémní případ (nahradíme nerovnost rovností) a s ohledem na to dosadíme (3.8) do (3.7), ukáže se, že

Zpravidla však v mikrovlnných systémech P 0 >> f DC max. Proto buď DFCD dělicí koeficient musí být zvolen dostatečně velký, nebo podmínka (2.44) v systému z Obr. 3.1a lze splnit pouze ve zvláštním případě.

Zde bylo přijato, že lze však dojít ke stejným závěrům.

Negativní vliv DFCD na parametry systému byl ukázán výše, zejména u velkých c. S prudkým nárůstem výkonu DPKD v blízké budoucnosti nelze počítat. Proto systém Obr. 3.1a lze použít pouze v úzkopásmovém syntezátoru.

Protože splnění jedné z nerovností (2.44) by mělo být považováno za povinné, je nutné transponovat referenční frekvence f" q "nahoru" nebo "dolů" mimo provozní rozsah syntezátoru, a pokud syntezátor pracuje na přijímači nebo vysílačový směšovač, pak mimo provozní rozsah nosných frekvencí rádiového spoje.V tomto případě, jak je zřejmé, je třeba podmínky (2.44) doplnit ještě jednou nerovností

Majitelé patentu RU 2580068:

Vynález se týká radiotechniky a může být použit ve vysílacích a přijímacích zařízeních v mikrovlnném frekvenčním rozsahu. Technickým výsledkem je zvýšení stabilního provozu při ladění frekvence vstupního mikrovlnného signálu. Mikrovlnný frekvenční syntezátor obsahuje mikrovlnný napěťově řízený oscilátor (VCO), směrový vazební člen, mikrovlnný směšovač, zdroj vstupního mikrovlnného signálu, první frekvenční dělič s proměnným dělicím koeficientem, frekvenčně fázový detektor, druhý kmitočet dělič s proměnným dělicím koeficientem, zdroj referenčního signálu a filtr, dolní propust, fázový komparátor, pohotovostní multivibrátor, dvě diody a operační zesilovač. 4 nemocný.

Vynález se týká radiotechniky, jmenovitě širokorozsahových mikrovlnných frekvenčních syntezátorů s předběžným, počátečním, frekvenčním nastavením mikrovlnného oscilátoru řízeného napětím (VCO), který je součástí systému širokopásmové smyčky fázového závěsu (PLL) mikrovlnné trouby. frekvenční syntezátor a může být použit v transceiverech mikrovlnného frekvenčního rozsahu.

Jsou známy systémy aktivní frekvenční syntézy, ve kterých jsou oscilace syntetizovaných frekvencí filtrovány pomocí aktivního filtru ve formě smyčky fázového závěsu. Frekvence signálu se v tomto případě převádí např. rozdělením do nízkofrekvenčního rozsahu, kde se porovnává s frekvencí referenčního oscilátoru a automaticky se ladící napětí napěťově řízeného mikrovlnného oscilátoru (VCO). vytvořené. Systémy aktivní syntézy poskytují vyšší potlačení rušivých spektrálních složek a fázového šumu nosné vlny. V tomto obvodu je však kvůli vysokému poměru dělení frekvence VCO nemožné dosáhnout nízké úrovně šumu ve výstupním signálu syntezátoru.

Je znám mikrovlnný frekvenční syntezátor, který implementuje princip aktivní syntézy se smyčkou PLL, který byl vybrán jako prototyp navrhovaného vynálezu. Mikrovlnný frekvenční syntezátor obsahuje mikrovlnný VCO, jehož výstup je připojen přes směrovou spojku k výstupu mikrovlnného frekvenčního syntetizéru a k prvnímu vstupu mikrovlnného směšovače, jehož druhý vstup je připojen k výstupu zdroje. vstupního mikrovlnného signálu s kmitočtem f mikrovlnný vstup je výstup mikrovlnného směšovače připojen ke vstupu prvního frekvenčního děliče (DF) s proměnným dělicím koeficientem n, jehož výstup je připojen k prvnímu vstupu kmitočtu -fázový detektor (FPD), druhý vstup frekvenčně-fázového detektoru je připojen k výstupu druhého frekvenčního děliče s proměnným dělicím koeficientem m, jehož vstup je připojen ke zdroji signálu referenční frekvence f OP, a výstup frekvenčně-fázového detektoru je připojen přes dolní propust (LPF) ke vstupu mikrovlnného VCO. V tomto případě tvoří směrový vazební člen, směšovač, první frekvenční dělič, PFD a dolní propust smyčku PLL.

Známý mikrovlnný frekvenční syntezátor umožňuje dosáhnout nízké úrovně fázového šumu ve výstupním signálu mikrovlnného frekvenčního syntetizéru s frekvencí f MF snížením koeficientu dělení prvního frekvenčního děliče při použití jako vstupního mikrovlnného signálu s frekvencí f vstupní mikrovlnný signál s nízkou úrovní fázového šumu. Snížení dělícího poměru prvního frekvenčního děliče navíc umožňuje zvýšit zisk smyčky PLL. Protože v takovém obvodu je frekvence vstupního mikrovlnného signálu f v mikrovlnce zvolena z podmínky f v mikrovlnné >f MF, pak pro udržení konstantní hodnoty zesílení PLL smyčky mikrovlnného frekvenčního syntezátoru je nutné kompenzovat změnu dělicího koeficientu prvního frekvenčního děliče změnou strmosti frekvenčního ladění mikrovlnného VCO pro zachování regulačních pásem PLL smyčky.

Pokud jsou však frekvenční drifty f VCO mikrovlnné VCO větší než 2 f IF (kde mezifrekvence f IF = f mikrovlnný vstup -f VCO), pak v tomto mikrovlnném frekvenčním syntezátoru dojde k selhání synchronizace fáze, což povede ke ztrátě funkčnosti. syntezátoru.

Kromě toho známý mikrovlnný frekvenční syntezátor pracuje pouze tehdy, když je do druhého vstupu mikrovlnného směšovače přiváděn vstupní mikrovlnný signál s pevnou frekvencí f mikrovlnného vstupu. Když je na tento vstup mikrovlnného směšovače přiváděn vstupní mikrovlnný signál s proměnnou (laditelnou) frekvencí f v mikrovlnné troubě v pásmu větším nebo rovném 2 f IF, může v mikrovlnném frekvenčním syntezátoru také nastat narušení synchronizace fáze.

Technickým cílem tohoto vynálezu je vytvořit širokopásmový mikrovlnný frekvenční syntezátor s nízkou úrovní fázového šumu a krátkou dobou ladění pro frekvenci výstupního signálu syntezátoru f MF, zajišťující absenci narušení synchronizace fáze, když změna (ladění) frekvence vstupního mikrovlnného signálu f vstupní mikrovlny v pásmu rovném nebo větším než dvojnásobku frekvence mezifrekvenčního signálu f IF, kde f IF = f vstupní mikrovlna -f VCO, jakož i zajištění zachování fázové synchronizace, když se frekvence f VCO mikrovlnného signálu VCO posune o více než 2 f IF.

Technickým výsledkem je zabránit narušení fázové synchronizace způsobené přechodovými procesy ve smyčce PLL a zajistit stabilní provoz mikrovlnného frekvenčního syntezátoru během provozu, včetně ladění frekvence f vstupu mikrovlnného vstupního signálu.

Podstatou technického řešení je, že navrhovaný mikrovlnný frekvenční syntezátor obsahuje napěťově řízený mikrovlnný oscilátor (VCO), jehož výstup je spojen se vstupem směrového vazebního členu, jehož první výstup je výstupem mikrovlnného kmitočtu. syntezátor a druhý výstup směrového vazebního členu je připojen k prvnímu vstupu mikrovlnného směšovače, druhý vstup mikrovlnného směšovače je připojen k výstupu vstupního zdroje mikrovlnného signálu, výstup mikrovlnného směšovače je připojen k vstup prvního frekvenčního děliče s proměnným dělicím poměrem, jehož výstup je spojen s prvním vstupem frekvenčně-fázového detektoru, druhý vstup frekvenčně-fázového detektoru je spojen s výstupem druhého frekvenčního děliče s výstupem variabilní dělicí poměr, jehož vstup je připojen k výstupu zdroje referenčního signálu a mezi frekvenčně fázový detektor a mikrovlnný VCO je zapojen dolní propust. Mikrovlnný frekvenční syntezátor navíc obsahuje fázový komparátor, pohotovostní multivibrátor, dvě diody a operační zesilovač. V tomto případě jsou první a druhý výstup frekvenčně-fázového detektoru připojeny k prvnímu a druhému vstupu operačního zesilovače, jehož výstup je připojen ke vstupu mikrovlnného VCO, a dolní propusti filtr je zapojen mezi první vstup operačního zesilovače a jeho výstup, první vstup fázového komparátoru je připojen na výstup prvního frekvenčního děliče s proměnným dělicím koeficientem a první vstup frekvenčně-fázového detektoru, druhý vstup fázového komparátoru je připojen na výstup druhého frekvenčního děliče s proměnným dělicím koeficientem a na druhý vstup frekvenčně-fázového detektoru, výstup fázového komparátoru je připojen na vstup čekacího multivibrátoru, první výstup čekacího multivibrátoru připojený přes první diodu k prvnímu výstupu frekvenčně-fázového detektoru a k prvnímu vstupu operačního zesilovače, druhý výstup pohotovostního multivibrátoru je připojen přes druhou diodu k druhému výstupu frekvenčního -fázového detektoru a na druhý vstup operačního zesilovače. Kromě toho jsou první a druhá dioda zapojeny proti sobě, zatímco mikrovlnný VCO, směrový vazební člen, mikrovlnný směšovač, první frekvenční dělič, frekvenčně fázový detektor, operační zesilovač a dolní propust tvoří smyčku fázového závěsu (PLL). : T M - τ m >τ PLL, kde TM je perioda oscilace čekajícího multivibrátoru, τ PLL je čas pro vytvoření synchronizace ve smyčce fázového závěsu.

Zařazení fázového komparátoru a pohotovostního multivibrátoru se dvěma diodami back-to-back na výstupu do obvodu mikrovlnného frekvenčního syntezátoru umožňuje předběžné nastavení frekvence f signálu VCO mikrovlnného VCO v případě narušení fázové synchronizace ve smyčce PLL, ke kterému dochází při přepnutí frekvence f vstupního mikrovlnného signálu nebo při opuštění frekvence f VCO mikrovlnného signálu VCO, např. při zapnutí mikrovlnného syntezátoru, což zajistí rychlé obnovení synchronizace fáze a zvyšuje stabilitu mikrovlnného frekvenčního syntezátoru. V tomto případě se po obnovení smyčky PLL pohotovostní multivibrátor vypne a neovlivní další činnost smyčky PLL.

Operační zesilovač s dolní propustí ve zpětnovazebním obvodu tvoří řídicí šířku PLL smyčky.

Doba mezi koncem prvního pulzu a začátkem dalšího pulzu čekajícího multivibrátoru, určená RC obvodem tohoto multivibrátoru, musí být větší než doba pro vytvoření synchronizace ve smyčce PLL, to znamená, že podmínka musí setkat se:

T M -τ m >τ PLL.

Vynález je ilustrován pomocí výkresů.

Na Obr. Obrázek 1 ukazuje blokové schéma navrhovaného mikrovlnného frekvenčního syntezátoru, kde

1 - mikrovlnný generátor (VCO) s frekvencí f VCO (řídící napětí U UPR);

3 - mikrovlnný mixér;

4 - zdroj vstupního mikrovlnného signálu s frekvencí f mikrovlnný vstup;

5 - první dělič kmitočtu s proměnným dělicím poměrem n;

6 - frekvenčně-fázový detektor (výstupní napětí U PFD);

7 - druhý frekvenční dělič s proměnným dělicím poměrem m;

8 - zdroj referenčního signálu s frekvencí f OP;

9 - operační zesilovač;

10 - dolní propust;

11 - fázový komparátor (výstupní napětí U FC);

12 - pohotovostní multivibrátor (přímé výstupní napětí U m1 a inverzní

13 - první dioda;

14 - druhá dioda;

f IF =f mikrovlnný vstup -f VCO - mezifrekvenční signál;

f MF - výstupní signál mikrovlnného frekvenčního syntezátoru.

Na Obr. Na obrázku 2 jsou časové diagramy vstupního U FC a výstupních napětí U m1 a U m2 čekajícího multivibrátoru, který je součástí navrženého mikrovlnného frekvenčního syntezátoru, kde

T M - perioda oscilace čekajícího multivibrátoru 12;

τ m - trvání pulsu čekajícího multivibrátoru 12;

τ PLL je čas pro vytvoření synchronizace ve smyčce fázového závěsu.

Na Obr. Obrázek 3 ukazuje šířku pásma ladění výstupního mikrovlnného signálu s frekvencí f MF = f VCO vzhledem k pevné frekvenci f vstupního mikrovlnného signálu navrhovaného syntezátoru mikrovlnné frekvence.

Na Obr. Obrázek 4 ukazuje šířku pásma ladění výstupního mikrovlnného signálu s frekvencí f MF = f VCO vzhledem k laditelné frekvenci f vstupního mikrovlnného vstupního signálu navrhovaného syntezátoru mikrovlnné frekvence.

Navrhovaný mikrovlnný frekvenční syntezátor, jehož blokové schéma je na Obr. 1, obsahuje mikrovlnný napěťově řízený generátor (VCO) 1, jehož výstup je připojen ke vstupu směrového vazebního členu 2, jehož jeden výstup je výstupem mikrovlnného frekvenčního syntezátoru a druhý výstup směrového vazebního členu. 2 je připojen k prvnímu vstupu mikrovlnného směšovače 3, jehož druhý vstup je připojen k výstupnímu zdroji vstupního mikrovlnného signálu 4 s frekvencí f mikrovlnného vstupu. Výstup mikrovlnného směšovače 3 je připojen ke vstupu prvního frekvenčního děliče 5 s proměnným dělicím koeficientem n, jehož výstup je připojen k prvnímu vstupu frekvenčně-fázového detektoru 6. Druhý vstup frekvenčního- fázový detektor 6 je připojen k výstupu druhého frekvenčního děliče 7 s proměnným dělicím koeficientem m, vstup, který je připojen k výstupu zdroje 8 referenčního signálu s frekvencí fOP. Dva výstupy frekvenčně-fázového detektoru 6 jsou připojeny ke dvěma vstupům operačního zesilovače 9, jehož výstup je připojen ke vstupu mikrovlnného generátoru VCO 1, zatímco dolní propust 10 je připojena mezi první vstup operační zesilovač 9 a jeho výstup. První vstup fázového komparátoru dodatečně zavedeného do obvodu 11 je spojen s výstupem prvního frekvenčního děliče 5 a prvním vstupem frekvenčně-fázového detektoru 6, druhým vstupem fáze komparátor 11 je připojen k výstupu druhého frekvenčního děliče 7 a druhého vstupu frekvenčně-fázového detektoru 6. Výstup fázového komparátoru 11 je připojen ke vstupu čekacího multivibrátoru 12, jehož výstup směřuje přes první dioda 13 je připojena k prvnímu výstupu frekvenčně-fázového detektoru a prvnímu vstupu operačního zesilovače 9, inverzní výstup pohotovostního multivibrátoru 12 přes druhou diodu 14 je připojen k druhému výstupu frekvenčně-fázového detektoru 6 a ke druhému vstupu operačního zesilovače 9 jsou první a druhá dioda zapojeny proti sobě. V tomto obvodu tvoří mikrovlnný VCO 1, směrový vazební člen 2, mikrovlnný směšovač 3, první frekvenční dělič 5, frekvenčně fázový detektor 6, druhý frekvenční dělič 7, operační zesilovač 9 a dolní propust 10 smyčku PLL.

Navrhovaný mikrovlnný frekvenční syntezátor pracuje následovně. Výstupní signál mikrovlnného VCO 1 s frekvencí f VCO přes vazební člen 2 a výstupní mikrovlnný signál vstupního zdroje mikrovlnného signálu 4 s frekvencí f vstupní mikrovlnný je přiveden do mikrovlnného směšovače 3, na jehož výstupu je signál o mezifrekvenci f IF. je vybrán, který je přiveden na vstup prvního frekvenčního děliče 5 a po vydělení faktorem n je signál z výstupu prvního frekvenčního děliče 5 přiveden na první vstup frekvenčně-fázového detektoru 6. Referenční frekvenční signál fOP z výstupu zdroje 8 referenčního signálu je přiveden na vstup druhého děliče 7 frekvence, kde je frekvence dělena faktorem m. Signál z výstupu druhého frekvenčního děliče 7 je přiváděn na druhý vstup frekvenčně-fázového detektoru (FPD) 6, ve kterém je porovnáván se signálem přijatým z výstupu prvního frekvenčního děliče 5, a řídící Na dvou výstupech frekvenčně-fázového detektoru 6 je generováno napětí U FPD, jehož velikost a znaménko jsou úměrné rozdílu frekvencí a fází porovnávaných signálů. Toto řídicí napětí U PFD přes operační zesilovač 9 a dolní propust 10, zahrnuté ve zpětnovazebním obvodu operačního zesilovače 9, je přivedeno na řídicí vstup mikrovlnného VCO 1 jako řídicí napětí U Ctrl. plynulé nastavení frekvence mikrovlnného VCO 1, ovlivňující synchronizaci fázového režimu ve smyčce PLL.

Podmínky pro provádění frekvenčně-fázové synchronizace ve smyčce PLL jsou rovnost frekvencí a fází signálů přiváděných na vstupy frekvenčně-fázového detektoru, to znamená f OP /m=f IF /n, φ OP = φ IF,

kde f IF = f mikrovlnný vstup -f VCO,

m je koeficient dělení frekvence referenčního signálu frekvencí f OP;

n je frekvenční dělicí faktor mezifrekvenčního signálu f IF;

φ OP - fáze referenčního signálu s frekvencí f OP;

φ IF - fáze mezifrekvenčního signálu f IF.

Když je frekvence vstupního mikrovlnného signálu f v mikrovlnce upravena v pásmu rovném nebo větším než je dvojnásobek frekvence mezifrekvenčního signálu f IF, kde f IF = f v mikrovlnné troubě -f VCO, stejně jako když je frekvence mikrovlnný signál f VCO f VCO se pohybuje o více než 2 f IF, vstupní mikrovlnný signál f vstupní mikrovlnný v navrhovaném vynálezu prochází smyčkou PLL mikrovlnného frekvenčního syntezátoru, tj. fázovým komparátorem 11, čekajícím multivibrátorem 12, stejně jako diody 13, 14 zády k sobě.

Pokud je ve smyčce PLL fázová synchronizace, je z výstupu fázového komparátoru 11 do čekacího multivibrátoru 12 přijat řídicí signál, který vypne čekající multivibrátor 12, tedy výstupní napětí fázového komparátoru 11 U FC. (například úroveň tranzistor-tranzistorové logiky TTL) ve formě logické jednotky. Čekací multivibrátor 12 v tomto okamžiku neprodukuje pulzní výstupní signály s napětími UM1, UM2 na přímých a inverzních výstupech a neovlivňuje činnost PLL smyčky. Na přímých a inverzních výstupech čekajícího multivibrátoru 12 jsou nastavena konstantní napětí U M1 a U M2 v protifázi, odpovídající logické nule a logické jedničce). Časové diagramy vstupního U FC a výstupních napětí U M1 a U M2 čekajícího multivibrátoru 12 jsou na Obr. 2

Při narušení frekvenční a fázové synchronizace ve smyčce PLL spustí signál U FC ve formě logické nuly z výstupu fázového komparátoru 11 pohotovostní multivibrátor 12, který na přímých a inverzních výstupech produkuje výstupní pulzní signály s napětí U M1 (odpovídající logické jednotce) a U M2 (odpovídající logické nule), přicházející přes diody 13, resp. 14 na první a druhý vstup operačního zesilovače 9. 12, tedy po dobu trvání τ m pulzu čekajícího multivibrátoru 12, v závislosti na sfázování vstupů PFD 6, na výstupním operačním zesilovači 9 nastavuje maximální nebo minimální hodnotu řídicího napětí pro kmitočet. signálu mikrovlnného VCO 1. V tomto případě jsou porušeny podmínky pro frekvenčně fázovou synchronizaci (f OP /m=f IF /n, φ OP =φ IF) a frekvenčně fázový detektor 6 generuje řídicí napětí U PFD, který zajišťuje obnovení synchronizace (tedy zahájení procesu synchronizace) ve smyčce PLL. Po obnovení frekvenčně-fázové synchronizace ve smyčce PLL fázový komparátor 11 vypne záložní multivibrátor 12 (na jeho výstupech jsou konstantní napětí odpovídající logické nule a logické jedničce opět nastavena do protifáze). V případě opakovaného narušení frekvenčně-fázové synchronizace v PLL smyčce nebo v případě poruchy PLL smyčky fázový komparátor 11 opět spustí čekající multivibrátor 12 a celý proces obnovy synchronizace se opakuje.

V některých případech je pro provoz smyčky PLL, s vyloučením narušení frekvenčně-fázové synchronizace v ní, nutné, aby přechodový proces ladění frekvence mikrovlnného VCO ve smyčce PLL začínal od nižší (f VCO min. ) nebo horní (f VCO max) okraj pracovního rozsahu mikrovlnného VCO k bodu zachycení frekvence, při kterém f VCO = f MF, tedy počáteční napěťová úroveň přiváděná na řídicí vstup mikrovlnného VCO 1 (v přechodném ději režimu před zachycením frekvence), byla vždy rovna minimální nebo maximální hodnotě. To je určeno polohou frekvence VCO f mikrovlnného výstupního signálu VCO vzhledem k mikrovlnné frekvenci f mikrovlnného vstupního signálu. V tomto případě jsou možné dva hlavní provozní režimy mikrovlnného frekvenčního syntezátoru, ve kterých může být narušena synchronizace ve smyčce PLL.

Uvažujme první provozní režim mikrovlnného frekvenčního syntezátoru, znázorněný na Obr. 3. Předpokládejme, že frekvence f mikrovlnného vstupního signálu je pevná a přesahuje f MF (jako u prototypu) a ladicí pásmo mikrovlnné VCO 1 (Δf VCO) je dostatečně velké, např. výrazně přesahuje hodnotu z 2 f IF. V tomto případě během přechodového procesu předcházejícího zachycení frekvence může zrcadlový frekvenční signál z výstupu mikrovlnného směšovače 3 dosáhnout detektoru 6 frekvenční fáze (v bodě selhání synchronizace, ve kterém f VCO = f 1   MF, kde f 1   MF = f vstupní mikrovlna +f IF), což povede k poruše synchronizace ve smyčce PLL, přechodu signálu frekvence f VCO mikrovlnného VCO do nejvyšší polohy odpovídající frekvenci f VCO max a jako následkem toho k selhání činnosti mikrovlnného frekvenčního syntezátoru. Obvod mikrovlnného frekvenčního syntezátoru, zvolený jako prototyp, neposkytuje možnost řešení této situace. V navrhovaném mikrovlnném frekvenčním syntezátoru je tento problém vyřešen následovně.

Fázový komparátor 11 v režimu frekvenčně-fázové synchronizace (fOP/m=f IF /n, φ OP =φ IF) vytváří na svém výstupu signál U FC, odpovídající logické jednotce (logická „1“). Tento výstup fázového komparátoru 11 je připojen ke vstupu čekajícího multivibrátoru 12, který je spouštěn signálem odpovídajícím logické nule (logická „0“). Se vstupním signálem rovným úrovni log. „0“, prvních 13 a druhých 14 diod jsou zavřené a pohotovostní multivibrátor 12 neovlivňuje činnost smyčky PLL. V případě, že dojde k narušení režimu synchronizace fáze, objeví se na výstupu fázového komparátoru 11 signál odpovídající logu. "0". To se může stát, když je zapnutý mikrovlnný frekvenční syntezátor nebo když je nastavena frekvence f referenčního signálu. Signál odpovídající log. „0“ z výstupu fázového komparátoru 11 spustí pohotovostní multivibrátor 12 a na jeho přímých a inverzních výstupech se během trvání pulzu τ m objeví úrovně napětí rovné log „1“ a log. „0“ (tj. inverzní k předchozímu stavu), proto se prvních 13 a druhých 14 diod otevře a na první a druhý vstup operačního zesilovače 9 je přivedeno rozdílové napětí, což způsobí vzhled počátečního (minimálního) řídicí napětí na výstupu operačního zesilovače 9, které je přiváděno příslušně na frekvenční řídicí vstup mikrovlnného VCO 1, nastavuje hodnotu kmitočtu mikrovlnného VCO f VCO = f VCO min. Po skončení pulsu čekajícího multivibrátoru 12 následuje pauza rovna hodnotě T M -τ m, kde T M je perioda opakování pulsu čekacího multivibrátoru 12. Během této pauzy smyčka PLL upravuje frekvenci f VCO. mikrovlnného signálu VCO z minimální hodnoty f VCO min na frekvenci , při které dochází k frekvenčně-fázové synchronizaci (bod blokování frekvence na obr. 3). Když je frekvence f VCO mikrovlnného signálu VCO nastavena na hodnotu, při které f VCO = f MF (kde f MF = f vstupní mikrovlnná trouba -f IF) a za podmínky f VCO ≤ f vstupní mikrovlny (v souladu s fázování PFD 6), je zaveden režim frekvenčně-fázové synchronizace, ve kterém f OP /m=f IF /n. Na výstupu fázového komparátoru 11 se objeví signál odpovídající úrovni log. „1“, přepnutí multivibrátoru 12 do pohotovostního stavu. Pokud z nějakého důvodu k procesu synchronizace nedojde, pak se popsaný cyklus navázání synchronizace v PLL smyčce opakuje. Nezbytnou podmínkou pro zachycení frekvence v tomto případě je, že perioda opakování pulsu čekajícího multivibrátoru 12 musí splňovat podmínku: T M -τm>τ PLL smyčka, kde

TM - perioda opakování pulzu čekajícího multivibrátoru,

τ m - trvání pulsu čekajícího multivibrátoru,

τ PLL loop - čas pro vytvoření synchronizace ve smyčce PLL.

Uvažujme druhý provozní režim mikrovlnného frekvenčního syntezátoru, znázorněný na Obr. 4.

Předpokládejme, že v počátečním okamžiku je v mikrovlnném frekvenčním syntezátoru splněna podmínka frekvenčně-fázové synchronizace, přičemž f vstup mikrovlny = f vstup mikrovlny1. V tomto případě je frekvence výstupního signálu mikrovlnného frekvenčního syntezátoru f MF = f MF 1 = f vstupní mikrovlna 1 - f IF. Poté se frekvence f v mikrovlnném vstupním signálu rychle upraví v pásmu Δf při mikrovlnném ladění vstupního mikrovlnného signálu (jak je znázorněno na obr. 4) z hodnoty f v mikrovlnce1 na hodnotu f v mikrovlnce2 (v tomto případě frekvence pásmo ladění vstupního mikrovlnného signálu Δf v mikrovlnné troubě je více než 2 f IF, kde f IF =f mikrovlnný vstup -f VCO Současně s frekvenčním laděním f vstupní mikrovlny dochází k frekvenčnímu ladění f VCO mikrovlnného VCO od hodnoty f MF1. na hodnotu f MF2.Vzhledem k setrvačnosti smyčky PLL je však doba ladění frekvence vstupu Mikrovlnný signál (t AC mikrovlnný vstup) vždy menší než doba ustavení synchronizace ve smyčce PLL (τ smyčka PLL) , tj. t AC mikrovlnný vstup ≤τ PLL smyčka.

V důsledku setrvačnosti smyčky PLL vznikají při ladění frekvence mikrovlnného VCO také podmínky pro narušení synchronizace. Například, jak je znázorněno na OBR. 4, při úpravě frekvence f VCO z počáteční hodnoty f MF1 (v horní části rozsahu frekvenčního ladění mikrovlnného VCO) na nejbližší nižší hodnotu frekvence f MF2. v mikrovlnném směšovači se vytvoří zrcadlový mezifrekvenční signál v bodě, kde f VCO = f 1   MF2 = fin mikrovlnka 2 + f IF. V tomto případě (při daném fázování PFD 6) nebude splněna podmínka f VCO ≤f mikrovlnný vstup, to znamená, že frekvence není zachycena smyčkou PLL, což způsobí narušení synchronizace frekvence s fází. „přetažení“ frekvence f VCO na horní krajní hodnotu f VCO Maximální rozsah ladění frekvence mikrovlnného VCO. Pro obnovení frekvenčně-fázové synchronizace ve smyčce PLL v navrhovaném vynálezu je nutné provést cyklus ustavení synchronizace popsaný v prvním provozním režimu mikrovlnného frekvenčního syntezátoru. Obvod mikrovlnného frekvenčního syntezátoru, zvolený jako prototyp, neposkytuje možnost rychlé změny frekvence vstupního mikrovlnného signálu, a proto takový obvod neumožňuje stabilní fázovou synchronizaci při ladění frekvence vstupního mikrovlnného signálu. signál.

Výše popsané režimy nestabilního provozu systému PLL ve známém mikrovlnném frekvenčním syntezátoru, zvoleném jako prototyp vynálezu, byly experimentálně testovány a potvrzeny.

Na základě navrženého vynálezu byly vyvinuty a experimentálně testovány vzorky mikrovlnných frekvenčních syntezátorů, které potvrdily stabilní provoz s rychlou dobou obnovy frekvenčně-fázové synchronizace v různých provozních režimech mikrovlnných frekvenčních syntezátorů - méně než 100 μs.

Informační zdroje

1. Manasevich V. Frekvenční syntezátory. Teorie a design. - M.: Komunikace, 1979

2. Ryžkov A.V., Popov V.N. Frekvenční syntezátory v radiokomunikační technice. - M.: Rozhlas a spoje, 1991, s. 110-113.

Mikrovlnný frekvenční syntezátor obsahující napěťově řízený mikrovlnný oscilátor (VCO), jehož výstup je připojen ke vstupu směrového vazebního členu, jehož první výstup je výstupem mikrovlnného frekvenčního syntetizéru a druhý výstup směrového vazební člen je připojen k prvnímu vstupu mikrovlnného směšovače, druhý vstup mikrovlnného směšovače je připojen k výstupnímu zdroji vstupního mikrovlnného signálu, výstup mikrovlnného směšovače je připojen ke vstupu prvního frekvenčního děliče s proměnnou dělicí poměr, jehož výstup je připojen k prvnímu vstupu frekvenčně-fázového detektoru, druhý vstup frekvenčně-fázového detektoru je připojen k výstupu druhého frekvenčního děliče s proměnným dělicím poměrem, jehož vstup je spojen s výstupem zdroje referenčního signálu a mezi frekvenčně fázovým detektorem a mikrovlnným VCO je zařazen dolní propust, vyznačující se tím, že mikrovlnný frekvenční syntezátor navíc obsahuje fázový komparátor, vyčkávací multivibrátor, dvě diody a operační zesilovač, přičemž první a druhý výstup frekvenčně-fázového detektoru jsou připojeny příslušně k prvnímu a druhému vstupu operačního zesilovače, jehož výstup je připojen ke vstupu mikrovlnného VCO, a dolní propusti je zapojen mezi první vstup operačního zesilovače a jeho výstup, první vstup fázového komparátoru je připojen k výstupu prvního frekvenčního děliče s proměnným dělicím koeficientem a prvního vstupu frekvenčně-fázového detektoru, druhý vstup fáze komparátor je připojen na výstup druhého frekvenčního děliče s proměnným dělicím koeficientem a na druhý vstup frekvenčně-fázového detektoru, výstup fázového komparátoru je připojen na vstup čekacího multivibrátoru, první výstup čekacího multivibrátor je připojen přes první diodu k prvnímu výstupu frekvenčně-fázového detektoru fázového detektoru a s prvním vstupem operačního zesilovače je druhý výstup čekajícího multivibrátoru připojen přes druhou diodu k druhému výstupu frekvenčního- fázový detektor a s druhým vstupem operačního zesilovače a první a druhá dioda jsou zapojeny proti sobě, přičemž mikrovlnný VCO, směrový vazební člen, mikrovlnný Směšovač, první frekvenční dělič, frekvenčně fázový detektor, operační zesilovač a dolní propust tvoří smyčku fázového závěsu (PLL) za podmínky: T M -τ m >τ PLL, kde T M je perioda oscilace čekajícího multivibrátoru, τ m je doba trvání pulzu čekajícího multivibrátoru, τ PLL je čas pro vytvoření synchronizace ve smyčce fázového závěsu.

Podobné patenty:

Vynález se týká komunikační technologie. Technický výsledek spočívá v komplexním vylepšení hlavních parametrů synchronizačního systému, a to: zvýšení odolnosti proti rušení, zlepšení filtračních vlastností systému, rozšíření akvizičních pásem a zachování synchronního pracovního režimu, zkrácení doby vstupu do synchronního provozu režim, zajišťující nulovou statickou fázovou chybu a při zajišťování správné činnosti zařízení za přítomnosti změn a kolísání amplitudy vstupního signálu nebo změn koeficientu prostupu fázových detektorů.

Vynález se týká frekvenčního výběru a filtrování rádiových signálů. Technický výsledek spočívá v zajištění přizpůsobení zařízení pro výběr rádiového signálu rušivým podmínkám a také v možnosti řídit jejich spotřebu energie.

Frekvenční syntezátor se spínanými cestami pro snížení frekvence se týká radiotechniky a lze jej použít k vytvoření sítě stabilních frekvencí s jednotným krokem v přijímacích zařízeních se zvýšenou odolností proti šumu, stejně jako v zařízeních transceiveru s rychlým laděním provozních frekvencí.

Navržený způsob se týká komunikační technologie a provozních režimů synchronizačních jednotek (BS) obsahujících řízené oscilátory (CG), přesněji způsobů generování vysoce stabilního výstupního signálu BS CG v režimu hold.

Vynález se týká elektronického zařízení, jmenovitě frekvenčních mřížkových syntezátorů (GSS) založených na pulzní smyčce fázového závěsu (PLL) s frakční kompenzací šumu a lze jej použít při použití schémat založených na amplitudové nebo pulzně šířkové modulaci kompenzačního proudu.

Vynález se týká oblasti radiotechniky a automatizace, systémů pro automatické nastavování frekvence záření z kontinuálních plynových laserů se zlepšenými stabilizačními charakteristikami a může být použit v kosmické technice, zejména pro měření „fialového posunu“ frekvence. laserového záření v gravitačním poli Země.

Vynález se týká elektronické počítačové techniky a radiotechniky. Technickým výsledkem je zvýšení rychlosti a schopnosti generovat vícefrekvenčně frekvenčně modulované signály. Digitální výpočetní syntezátor frekvenčně modulovaných signálů obsahuje: referenční generátor, tvarovací a zpožďovací jednotku, tři paměťové registry, čtyři digitální pohony, dělič s proměnným dělicím poměrem, dva funkční převodníky kód x - sin x, dva inverzní filtry sin x/x, komutátor, dva digitálně-analogové převodníky. Digitální vstupy signálů FM DAC jsou vstupy prvního, druhého a třetího paměťového registru a jeho analogové výstupy jsou výstupy prvního a druhého DAC. 2 nemocný.

Vynález se týká oblasti radiotechniky. Technickým výsledkem je rozšíření záchytného pásma změnou symetrického tvaru diskriminační charakteristiky znaménka logického fázového diskriminátoru na asymetrický a se zvětšením plochy kladného nebo záporného znaménka diskriminační charakteristiky, zvětší se odpovídající pásmo jednostranného zachycení pro počáteční frekvenční rozladění odpovídajícího znaku. Způsob zvětšení šířky záchytného pásma systému fázového závěsu se zmíněným diskriminátorem je charakterizován určením znaménka rozdílu mezi vstupními a výstupními oscilacemi generovanými řízeným generátorem, generováním řídicích napětí se znaménkem odpovídajícím znaménku fázový rozdíl, které jsou sloučeny do jediného signálu, který řídí frekvenci řízeného generátoru. 2 n.p. f-ly, 7 nemocných.

Metoda fázového závěsu umožňuje synchronizaci z jednofázového zdrojového signálu se šumem. Technický výsledek spočívá ve zlepšení praktické rychlosti synchronizace na jednu nebo dvě periody signálu synchronizované frekvence, filtrování rušení ve generovaných signálech synchronizované fáze a frekvence. Systém obsahuje bloky fázového filtrování prvního řádu, pásmovou zádrž druhého řádu, nízkofrekvenční filtrování prvního řádu, integrační blok, multiplikační blok, blok pro výpočet koeficientů digitálního filtru a čtyřkvadrantový arkustangens. . Použití diskrétních metod pro fyzickou implementaci metody pomocí mikroprocesorových prostředků umožňuje srovnávací operace a výpočty nelineárních funkcí s přijatelnou přesností a výpočetními prostředky. Filtry jsou implementovány s proměnnými koeficienty a mají první a druhý řád. Vzhledem k relativně nízké citlivosti fázového filtru na změny frekvence je možné rychle extrahovat referenční fázi z původního signálu. Použití diskrétního integrátoru se zpětnou vazbou na integrační koeficient umožňuje synchronizovanému frekvenčnímu signálu rychle dosáhnout ustáleného stavu. Použití diskrétního filtru s proměnnými koeficienty a zohlednění fázového přechodu přes hraniční hodnoty umožňuje efektivně filtrovat synchronizovanou fázi bez jejího posunutí vzhledem k fázi základní harmonické původního signálu. Tato metoda umožňuje na jejím základě stavět řídicí systémy založené na harmonických složkách v jednofázových a vícefázových systémech a symetrických složkách ve vícefázových systémech. Hlavní uplatnění této metody je v řízení převodních zařízení, lze ji využít i pro rychlou synchronizaci v komunikacích a dalších aplikacích s vysokými nároky na výkon při ladění na základní frekvenci a izolaci referenční fáze. 1 nemocný.

Vynález se týká oblasti radiotechniky a může být použit v organizování komunikačních systémů se zvýšeným počtem kanálů, stejně jako v měřicí technice, kde je vyžadováno ladění frekvence s malými kroky. Základem vynálezu je úkol získat mikrovlnné oscilace s malým frekvenčním mřížkovým krokem, nízkou úrovní fázového šumu a krátkou dobou ladění frekvence. K tomu je v pásmu ultrakrátkých vln zvolena frekvence referenčního oscilátoru, který nastavuje srovnávací frekvenci ve fázovém detektoru nepřímého typu syntezátoru. V tomto případě se frekvence vysoce stabilního referenčního oscilátoru nejprve posune o určitou malou hodnotu, která nastaví malý krok frekvenční mřížky. Za tímto účelem je signál referenčního oscilátoru přiveden na radiofrekvenční vstup kvadraturního modulátoru, modulovaný nízkofrekvenčními kvadraturními signály stejné frekvence a amplitudy, ale s fázovým posunem o 90°. Potom se srovnávací frekvence liší od frekvence referenčního oscilátoru o hodnotu frekvence těchto nízkofrekvenčních signálů. Frekvenčně transformovaný signál z výstupu kvadraturního modulátoru je přiváděn na první vstup frekvenčně-fázového detektoru. Frekvence napěťově řízeného mikrovlnného generátoru je dělena děličem s proměnným koeficientem a přivedena na druhý vstup frekvenčně-fázového detektoru. Pomocí dolnopropustného filtru jsou střídavé referenční produkty potlačeny a stejnosměrný signál je přiváděn na vstup napěťově řízeného mikrovlnného oscilátoru. Tato metoda umožňuje vytváření mikrovlnných oscilací v krocích několika kilohertzů, aniž by se prodlužovala doba ladění syntezátoru, bez zvýšení úrovně fázového šumu a zachování stability frekvence syntezátoru, určené stabilitou frekvence referenčního oscilátoru, která , například dosáhne 10-7-10-8.

Vynález se týká rádiové elektroniky, zejména frekvenčních syntezátorů založených na smyčce fázového závěsu (PLL). Technický výsledek spočívá ve snížení úrovně fázového šumu a rušivých diskrétních složek ve spektru výstupního signálu, což následně zlepšuje kvalitu výstupního signálu při zachování vysokého frekvenčního rozlišení a širokého pásma ladění. Kmitočtový syntezátor obsahuje sériově zapojený násobič kmitočtu vstupního signálu, dělič s pevným koeficientem dělení, první přímý digitální syntetizační mikroobvod, fázově frekvenční detektor, první dolní propust, napěťově řízený generátor, zápornou zpětnou vazbu obvod obsahující sériově zapojený směšovač, jeden ze vstupů, který je připojen k výstupu napěťově řízeného generátoru, a druhý vstup je připojen k výstupu násobiče frekvence vstupního signálu, druhý dolní propust a druhý mikroobvod přímé digitální syntézy, jehož výstup je připojen ke vstupu fázově-frekvenčního detektoru, a řídicí zařízení, jehož výstupy jsou připojeny ke vstupům prvního a druhého jsou čipy přímé digitální syntézy. Vynález snižuje úroveň fázového šumu a diskrétních složek ve spektru výstupního signálu, což zase zlepšuje kvalitu výstupního signálu při zachování vysokého frekvenčního rozlišení a širokého pásma ladění. 1 nemocný.

Vynález se týká radiotechniky. Technickým výsledkem vynálezu je zvýšení rychlosti a schopnosti pracovat s referenčním signálem libovolného pracovního cyklu, jehož perioda je násobkem periody hodin, a také možnost upravit taktovací frekvenci podél okrajů. přijatých dat. Metoda úpravy frekvence, při které jsou po dobu trvání pulzů na výstupech fázového detektoru (PD) generovány signály s kladnou a zápornou polaritou, které jsou následně sčítány, filtrovány a výsledný signál řídí frekvenci generátoru. , přední puls na prvním výstupu je podél okraje referenčního signálu a jeho cutoff - pro jakékoli přepínání hodin. Objeví-li se hrana referenčního signálu později než hrana hodinových cyklů, pak je na druhém výstupu PD generován také signál s dobou trvání hodinové pauzy. FD obsahuje tři 2-I prvky, tři D-klopné obvody a logický obvod pro připojení 3 signálů. 2 n. a 7 plat f-ly, 11 nemocných.

Vynález se týká radaru a sonaru. Technickým výsledkem je zajistit potlačení postranních laloků pro kód P3 liché délky. Pro tento účel obsahuje zařízení pro potlačení postranních laloků při pulzní kompresi polyfázových kódů P3 upravený Woo filtr pro kód P3 liché délky N zapojený na vstupu a digitální generátor korekčního signálu ze sériově zapojeného převodníku kódů do komplexního konjugovaný kód a digitální filtr s konečnou impulsní odezvou řádu FIR filtr N+1 s (N+2) koeficienty -1,1, 0,…0, -1,1, výstup sčítačky připojené k prvnímu vstupu, zpoždění linka po dobu jednoho kódového prvku a dvouvstupového odčítače, kde výstup Woo filtru je připojen na vstupní zpožďovací linku a na první vstup odčítače, výstup je připojen na druhý vstup sčítačky, a druhý vstup odčítače je připojen k výstupu zpožďovací linky, první koeficient impulsní odezvy modifikovaného filtru Woo je roven 1 - exp(iπ/N), kde, a (N+2) -rozměrný vektor koeficientů filtru tvarovače digitálního korekčního signálu je příslušně roven -1,1, 0,0,…0, -1,1. 2 nemocný.

Navržená zařízení se týkají radarových a sonarových systémů s pulzní kompresí vícefázových kódů. Technický výsledek spočívá ve zlepšení kvality komprese signálu, postranní laloky vznikající při procesu komprese jsou potlačeny, což zajišťuje zvýšení počtu vícefázových kódů délky N, pro všechny hodnoty časových posunů (vzorků), s výjimkou dva ±N, ve kterých je relativní úroveň postranních laloků v rozsahu od -20 logN -6 do -20 logN -8 dB díky použití symetricky zkrácených kódů tvořených postupným odstraňováním stejného počtu prvního a posledního symboly kódů větší délky. V tomto případě je šířka hlavního laloku na úrovni -6 dB 2τ, na úrovni PSL je v rozsahu 3÷4τ a ztráta signálu/šumu na výstupu zařízení je -1,7 dB. Zařízení pro potlačení postranních laloků při pulzní kompresi symetricky zkrácených polyfázových kódů délky N obsahuje první digitální filtr s FIR řádu N-1 zapojený na vstupu a generátor digitálního korekčního signálu sestávající ze sériově zapojeného převodníku kódů do komplexu sdružený kód a druhý digitální filtr s konečnou impulsní odezvou řádu N+1, jehož výstup je připojen k prvnímu vstupu sčítačky a výstup prvního digitálního filtru je připojen ke zpožďovací lince po dobu jedné kódový prvek a k prvnímu vstupu odčítače, jehož druhý vstup je připojen k výstupu zpožďovací linky a výstup je připojen k druhému vstupu sčítačky. 3 n.p. f-ly, 4 nemocní.

Tato skupina vynálezů se týká paměťových zařízení a může být použita pro řízení časování zápisu do paměťových zařízení v nekoordinované architektuře. Technickým výsledkem je kompenzace změn zpoždění rozvodné sítě reálného hodinového signálu. Zařízení obsahuje obvod přijímače a obvod kruhového oscilátoru. Obvod přijímače obsahuje datovou cestu a hodinovou distribuční síť v nekoordinované konfiguraci. Obvod prstencového oscilátoru obsahuje repliku rozvodné sítě hodin konzistentní s rozvodnou sítí reálných hodin. 3 n. a 17 plat f-ly, 10 nemocných.

Generátor časového měřítka označuje zařízení, která synchronizují signály podle frekvence, fázového posunu a časového měřítka. Technickým výsledkem je zvýšení přesnosti synchronizace časové škály. Generátor časové škály obsahuje: blok příjmu časové škály, interní generátor kvantové sekvence, dělič, blok přenosu časové škály, utvářeč ochranného intervalu, volič času, blok přepínatelných zpožďovacích linek, blok komparátoru a lineární generátor proměnlivého napětí. 5 nemocných, 1 tab.

Vynález se týká radiotechniky a může být použit ve vysílacích a přijímacích zařízeních v mikrovlnném frekvenčním rozsahu. Technickým výsledkem je zvýšení stabilního provozu při ladění frekvence vstupního mikrovlnného signálu. Mikrovlnný frekvenční syntezátor obsahuje napěťově řízený mikrovlnný generátor, směrový vazební člen, mikrovlnný směšovač, zdroj vstupního mikrovlnného signálu, první frekvenční dělič s proměnným dělicím koeficientem, frekvenčně fázový detektor, druhý frekvenční dělič s variabilní dělicí koeficient, zdroj referenčního signálu, dolní propust, fázový komparátor, vyčkávací multivibrátor, dvě diody a operační zesilovač. 4 nemocný.

Frekvenční syntéza: Současná řešení a nové trendy

Hlavní charakteristiky

Frekvenční syntezátory jsou klíčovým prvkem téměř každého komunikačního, měřicího a řídicího systému. Níže jsou uvedeny hlavní požadavky pro navrhování nových generací mikrovlnných frekvenčních syntezátorů.

Frekvenční rozsah a rozlišení . V mnoha aplikacích může stačit pevný nebo relativně úzkopásmový (10-20%) signál. Moderní digitální širokopásmové systémy však vyžadují mnohem širší frekvenční pokrytí přesahující několik oktáv. Široká šířka frekvenčního pásma a vysoké rozlišení (1 Hz a méně) jsou nedílnou součástí měřicích přístrojů - laboratorních frekvenčních generátorů, spektrálních analyzátorů atd. Zdá se vhodné vyvinout univerzální širokorozsahové řešení, které lze použít v mnoha aplikacích.

Výstupní výkon. Požadovaná úroveň výstupního výkonu se může značně lišit v závislosti na konkrétní aplikaci. Typickým scénářem je použití syntezátoru jako referenčního zdroje směšovače v různých systémech frekvenční konverze. Typicky je přijatelná úroveň 10...17 dBm, ačkoli některé obvody vyžadují vyšší výkon.

Neharmonické zkreslení. Neharmonické spektrální složky ( ostruhy) – nežádoucí frekvenční produkty vytvářené syntezátorem na jednotlivých diskrétních frekvencích. Umístění a úroveň těchto komponent jsou určeny architekturou konstrukce a frekvenčním plánem konkrétního syntezátoru. V mikrovlnných komunikačních systémech může neharmonické zkreslení omezit schopnost přijímacího zařízení izolovat a dále zpracovávat přijímaný signál. Úroveň neharmonických spektrálních složek syntezátoru je tedy minimalizována a zpravidla nepřesahuje -60 dBn vzhledem k úrovni hlavního signálu, i když v některých případech by měla být snížena na -80 dBn a nižší. . To vyžaduje určité úsilí při návrhu frekvenčního syntezátoru a obvykle jde o kompromis mezi ostatními parametry, zejména úrovní fázového šumu, frekvenčním rozlišením a rychlostí ladění.

Fázový šum a stabilita - jeden z hlavních parametrů, který v konečném důsledku omezuje citlivost přijímacích systémů. Stabilita syntezátoru a fázový šum jsou určeny referenčním signálem ( odkaz), stejně jako specifická architektura syntezátoru. Syntezátory založené na použití smyčky fázového závěsu (PLL) závisí také na použitém laditelném oscilátoru, jehož šum může být při velkých odchylkách od základní frekvence nižší než efektivní šum referenčního signálu. Dobrým příkladem je generátor YIG ( YIGoscilátor), jehož hladina hluku může dosahovat -120 ... -130 dBc/Hz (s rozladěním 100 kHz) ve frekvenčním rozsahu od 2 do 10 GHz a výše.

Rychlost nastavení určuje, jak rychle lze syntezátor naladit z jedné frekvence na druhou. Čas potřebný pro ladění je kritickým parametrem, protože jej obvykle nelze použít pro zpracování signálu. Nové generace komunikačních systémů vyžadují stále vyšší rychlosti přepínání, aby se zvýšila efektivní propustnost. I tradičně „pomalé“ měřicí přístroje vyžadují zvýšení rychlosti ladění. Typickým příkladem je nový vektorový síťový analyzátor, který obsahuje čtyři nezávislé vysokorychlostní frekvenční syntezátory. Konstruktéři frekvenčních syntezátorů tedy musí vzít tento trend v úvahu; požadované rychlosti ladění jsou v rozsahu mikrosekund.

Spotřeba energie a rozměry. Moderní zařízení mají tendenci se zmenšovat a spotřebovávat méně energie. Nové konstrukce musí používat čipy s vysokým stupněm integrace a nízkou spotřebou energie. Také byste měli přestat používat objemné a energeticky náročné generátory a filtry YIG.

Speciální požadavky

Moderní mikrovlnné frekvenční syntezátory vyžadují neustálé zlepšování technických vlastností, rozšiřování funkčnosti, snižování rozměrů, spotřeby energie a konečných nákladů. Zvláštním požadavkem je však zvýšení rychlosti ladění, které je diktováno neustálým rozšiřováním propustnosti moderních mikrovlnných systémů. Zatímco tradiční přístrojové a komunikační systémy stále pracují v milisekundovém rozsahu, nové systémy vyžadují mikrosekundové spínací rychlosti při zachování základních charakteristik (fázový šum, neharmonické zkreslení), což samozřejmě představuje vážné technické problémy. Dalším problémem je, že snížení konečných nákladů, přestože jde o poměrně „standardní“ požadavek, také výrazně zužuje výběr potřebných technických řešení.

Tyto speciální požadavky – mikrosekundový rozsah rychlosti ladění (spolu s nízkým šumem a zkreslením!) a nízká cena – budou pravděpodobně klíčovými parametry při vývoji nových generací frekvenčních syntezátorů.

Architektonická řešení

Níže diskutujeme různé architektury a konstrukční vlastnosti frekvenčních syntezátorů. Zvláštní pozornost je věnována technickým řešením zaměřeným na zvýšení rychlosti ladění a snížení nákladů na syntezátor.

Analogové syntezátory. Hlavní funkcí každého syntezátoru je převod referenčního signálu ( odkaz) na požadovaný počet výstupních signálů. Analogové syntezátory ( PřímoAnalogovýSyntetizátory) se realizují smícháním jednotlivých základních frekvencí s jejich následnou filtrací, jak je znázorněno na Obr. 1. Základní frekvence lze získat na základě nízkofrekvenčních (křemen, surfaktant) nebo vysokofrekvenčních (dielektrikum, safír, vlnovod, keramické rezonátory) oscilátorů pomocí násobení, dělení nebo smyčky fázového závěsu.

Hlavní nevýhodou této topologie je omezený dosah a frekvenční rozlišení. V našem příkladu (obr. 1) není generováno více než osmnáct výstupních frekvencí (ani při použití obou postranních pásem směšovače). Počet generovaných signálů lze zvýšit zavedením více základních frekvencí a/nebo směšovacích stupňů, jak je znázorněno na Obr. 2. To však vede k rychlému nárůstu počtu použitých komponent a následně ke složitosti systému.

Efektivním řešením je použití digitální ( DDS) syntezátor (obr. 3) pro zvýšení minimálního frekvenčního kroku požadovaného od analogové části.

Dalším vážným problémem je velký počet nežádoucích konverzních produktů míchacích stupňů, které musí být pečlivě filtrovány; Zvláštní pozornost je třeba věnovat zajištění potřebné izolace spínaných filtrů. Ačkoli je známo velké množství různých konstrukcí směšovačů a filtrů, všechny obvykle vyžadují intenzivní použití hardwaru (tj. součástí) k dosažení malé velikosti kroku a širokého frekvenčního pokrytí. Ačkoli tedy tento přístup nabízí výjimečně vysokou rychlost ladění a nízkou hlučnost, jeho použití je omezené kvůli jeho poměrně vysokým cenovým charakteristikám.

Digitální syntezátory. Na rozdíl od tradičních řešení, digitální syntezátory ( DDS – Přímý digitální syntezátor) použít digitální zpracování k vytvoření požadovaného výstupního tvaru vlny ze základního (hodinového) signálu. Pomocí fázového akumulátoru je nejprve vytvořena digitální reprezentace signálu (obr. 4) a poté je generován samotný výstupní signál (sinusový nebo jakýkoli jiný požadovaný tvar) pomocí digitálně-analogového převodníku (DAC - DAC). Rychlost generování digitálního signálu je omezena především digitálním rozhraním a je poměrně vysoká, srovnatelná s analogovými obvody. Digitální syntezátory také poskytují poměrně nízký fázový šum, dokonce demonstrují snížení šumu použitého hodinového signálu. Z tohoto pohledu funguje digitální syntezátor jako běžný dělič kmitočtu. Hlavní výhodou digitálního syntezátoru je však mimořádně vysoké frekvenční rozlišení (pod 1 Hz), určené délkou fázového akumulátoru.

Hlavní nevýhodou je omezený frekvenční rozsah a velké zkreslení signálu. Zatímco spodní hranice provozního frekvenčního rozsahu digitálního syntezátoru ve skutečnosti leží v stejnosměrné oblasti, její horní mez v souladu s Nyquistovým kritériem nemůže překročit polovinu hodinové frekvence. Navíc rekonstrukce výstupního signálu vyžaduje použití dolní propusti, omezující rozsah výstupního signálu na přibližně 40 % hodinového kmitočtu.

Dalším závažným problémem je vysoký obsah nežádoucích spektrálních produktů (např. ostruhy) kvůli chybám kvantizace a převodu DAC. Z tohoto hlediska se digitální syntezátor chová jako frekvenční směšovač, který vytváří diskrétní produkty na kombinovaných frekvencích. Zatímco frekvenční umístění těchto produktů lze snadno vypočítat, jejich amplituda je mnohem méně předvídatelná. Produkty nižších řádů mají obvykle nejvyšší amplitudu, nicméně při navrhování frekvenčního plánu konkrétního syntezátoru je třeba vzít v úvahu produkty poměrně vysokého řádu. Amplituda se také zvyšuje s rostoucí frekvencí hodin, což je další omezení rozsahu generovaných frekvencí. Praktické hodnoty horní hranice rozsahu jsou v oblasti od několika desítek do několika stovek MHz na úrovni diskrétních spektrálních produktů -50...-60 dBc. Je zřejmé, že přímé násobení výstupního signálu frekvenčního syntezátoru nelze realizovat kvůli další degradaci spektrálního složení.

Existuje velké množství hardwarových a softwarových řešení zaměřených na zlepšení spektrálního složení digitálního syntezátoru. Hardwarové metody jsou obvykle založeny na posunutí signálu digitálního syntezátoru o frekvenci nahoru a jeho následném rozdělení, jak je znázorněno na obr. 5. Tato metoda účinně snižuje nežádoucí spektrální součin 20 dB/oktávu vlastní procesu frekvenčního dělení. Bohužel se tím také snižuje šířka pásma generovaného signálu, což vyžaduje zvýšení počtu základních frekvencí a použitých filtrů (obr. 6) podobně jako u analogových obvodů.

Softwarové metody mají za cíl optimalizovat frekvenční plán syntezátoru na základě skutečnosti, že umístění diskrétních produktů digitálního syntezátoru je funkcí jeho výstupního signálu a taktovací frekvence (podobně jako u frekvenčních směšovačů). Pro danou výstupní frekvenci tedy může být diskrétní produkt frekvenčně posunut (a tudíž filtrován) změnou hodinového kmitočtu digitálního syntezátoru. Tato technika může být použita zvláště efektivně v systémech PLL, které poskytují generování hodin a také úzkopásmovou filtraci výstupního signálu. Je třeba poznamenat, že softwarová metoda funguje poměrně efektivně pro potlačení produktů relativně malé zakázky. Hustota diskrétních spektrálních produktů se bohužel obvykle zvyšuje úměrně jejich pořadí, což omezuje praktické použití této metody na úroveň -70...-80 dBn.

Digitální syntezátory se tedy kvůli jejich omezenému frekvenčnímu rozsahu a vysokému obsahu nežádoucích spektrálních produktů zřídka používají k přímému generování mikrovlnného signálu. Současně jsou široce používány ve složitějších analogových a PLL systémech pro poskytování vysokofrekvenčního rozlišení.

PLL syntezátory

Syntezátory založené na použití smyček fázového závěsu mají zpravidla mnohem menší velikost a úroveň složitosti ve srovnání s analogovými obvody -. Typický jednosmyčkový PLL syntezátor tedy obsahuje laditelný napěťově řízený oscilátor (VCO - VCO), jehož signál je po požadovaném (programovatelném) frekvenčním dělení přiveden na vstup fázového detektoru, jak je znázorněno na Obr. 7.

Druhý vstup fázového detektoru je připojen ke zdroji referenčního signálu ( odkaz), jehož frekvence je rovna požadovanému frekvenčnímu kroku. Fázový detektor porovnává signály na obou vstupech a generuje chybový signál, který po filtraci a zesílení (v případě potřeby) upraví frekvenci VCO na ƒ=F REF × N, kde F REF je frekvence referenčního signálu na vstup fázového detektoru.

Hlavní výhodou obvodů na bázi PLL je čistší spektrum výstupního signálu, díky efektivnímu použití filtru dolní propusti (LPF - LPF), a mnohem nižší úroveň složitosti ve srovnání s analogovými syntezátory. Hlavní nevýhodou je delší doba ladění (nepřímo úměrná šířce pásma filtru PLL a tedy frekvenčnímu kroku) a výrazně vyšší fázový šum ve srovnání s analogovými obvody. Fázový šum syntezátoru v rámci šířky pásma filtru PLL je λ = λ P.D.+ 20 log N, kde λ PD je celková hladina fázového šumu referenčního signálu, fázového detektoru, frekvenčního děliče, filtru a zesilovače zpětnovazebního obvodu, přepočtená na vstup fázového detektoru (obr. 8). Fázový šum tedy závisí na dělicím poměru frekvenčního děliče, který může být poměrně velký, aby poskytoval požadované frekvenční rozlišení. Pro získání signálu na frekvenci 10 GHz s rozlišením 1 MHz tedy musí být dělicí faktor roven 10000, což odpovídá nárůstu fázového šumu o 80 dB. Kromě toho se na relativně nízkých frekvencích používají programovatelné děliče, což vyžaduje zavedení dodatečného vysokofrekvenčního děliče s pevným dělicím poměrem (předdělovač). To vede ke zvýšení celkového dělicího poměru zpětnovazební smyčky a v důsledku toho k další degradaci fázového šumu. Je zřejmé, že takto jednoduchý obvod neumožňuje využití šumových schopností moderních nízkošumových generátorů referenčních signálů. Kromě toho jsou harmonické složky referenčního signálu ve výstupním spektru syntezátoru obvykle také úměrné poměru dělení zpětné vazby. V důsledku toho nacházejí obvody PLL s jednou smyčkou omezené využití, a to v systémech, které nekladou vysoké nároky na kvalitu generovaného signálu.

Základní charakteristiky syntezátoru lze výrazně zlepšit zavedením frekvenční konverze (směšovače) do zpětnovazebního obvodu, jak je znázorněno na Obr. 9. V tomto případě je signál VCO přenášen frekvenčně směrem dolů, což umožňuje výrazně snížit dělicí poměr zpětnovazebního obvodu. Referenční signál směšovače je generován pomocí přídavného PLL (multi-loop loop) nebo násobiče frekvence. Pěkným řešením je použití harmonického směšovače, který využívá více harmonických referenčního signálu generovaného vestavěnou diodou. Použití harmonického směšovače vám umožní výrazně zjednodušit design syntezátoru. Zároveň je třeba poznamenat, že tento typ směšovače je extrémně citlivý na parametry jednotlivých prvků obvodu, jejichž optimalizace není zdaleka triviální záležitostí.

V závislosti na konkrétních požadavcích na fázový šum a frekvenční rozlišení je možné zavést větší počet směšovacích stupňů, což však vede ke složitější konstrukci syntezátoru. Dalším problémem, který je vlastní obvodům založeným na frekvenční konverzi, je falešné zamykání frekvence (například při použití zrcadlového kanálu směšovače). To vyžaduje poměrně přesné předběžné vyladění frekvence VCO, například pomocí digitálně-analogového převodníku (DAC). To zase vyžaduje extrémně vysokou linearitu (a opakovatelnost) charakteristiky frekvenčního ladění VCO v rozsahu provozních teplot, stejně jako přesnou kalibraci této charakteristiky pro kompenzaci jejího teplotního posunu. Kromě toho mají digitálně-analogové převodníky obvykle vysokou hladinu šumu, která přímo ovlivňuje šumové charakteristiky syntezátoru a vyžaduje, aby byl DAC odstraněn ze smyčky PLL po předběžném naladění na požadovanou frekvenci.

Další způsob, jak snížit celkový koeficient dělení, je založen na použití koeficientů zlomkového dělení, čehož se dosáhne dělením frekvence o N+1 každý M periody signálu a dělením N ve zbývajícím časovém období. V tomto případě je průměrný dělicí koeficient roven (N+1)/ M, Kde N A M- celá čísla. Pro danou velikost frekvenčního kroku umožňují obvody s frakčním dělením použití vyšší srovnávací frekvence na vstupu fázového detektoru, což vede ke snížení fázového šumu a zvýšení rychlosti ladění syntezátoru. Hlavní nevýhodou techniky frakčního dělení je zvýšený obsah neharmonických spektrálních složek v důsledku fázových chyb, které jsou vlastní mechanismu frakčního dělení.

Velmi efektivním řešením je použití výše uvedeného digitálního syntezátoru ( DDS), což je v podstatě také dělič zlomkové frekvence. Digitální syntezátor může být použit jako zdroj referenčního signálu nebo dělič frakční frekvence, jak je znázorněno na Obr. 10, 11 resp. Zvláštní pozornost by měla být věnována spektrálnímu složení výstupního signálu digitálního syntezátoru, který degraduje o 20 dB/oktávu v důsledku přítomnosti frekvenčního děliče ve smyčce PLL. Z tohoto pohledu je konfigurace znázorněná na Obr. 10 se zdá být flexibilnější, protože umožňuje zavádění směšovacích stupňů diskutovaných výše. Přestože schéma znázorněné na Obr. 11, a neobsahuje frekvenční dělič, nicméně podléhá stejnému stupni degradace odpovídajícímu poměru vstupní (hodinové) a výstupní frekvence digitálního syntezátoru.

Je třeba poznamenat, že výše popsané metody pro zlepšení spektrálních charakteristik digitálních syntezátorů efektivně pracují s obvody PLL, které mají výjimečně vysoké filtrační vlastnosti. A i když použití digitálního syntezátoru vede k určité komplikaci obvodu, zdá se, že celkový návrh bude mít dobré technické a nákladové vlastnosti.

Výběr VCO

Návrh PLL syntezátorů je do značné míry dán parametry použitého VCO. Historicky se vývojáři syntezátorů primárně spoléhali na oscilátory YIG, které se vyznačují širokým rozsahem generovaných frekvencí a nízkým fázovým šumem. Oscilátory YIG také vykazují lineární (a opakovatelné) charakteristiky ladění, což usnadňuje počáteční ladění a zamykání frekvence v systémech PLL s více smyčkami. Tyto jedinečné vlastnosti YIG oscilátorů dlouhodobě zajišťují dominanci syntezátorů na nich založených.

Vysoká spotřeba energie, velikost, vysoká cena a zejména nízká rychlost ladění vlastní každému YIG generátoru však předurčily přechod na polovodičové generátory. V současné době jsou k dispozici vysokofrekvenční (až 10 GHz a vyšší) polovodičové laditelné oscilátory ve formě levných integrovaných obvodů. Protože šumové charakteristiky takových oscilátorů jsou výrazně horší ve srovnání s YIG oscilátory, musí konstruktéři syntezátorů spoléhat především na šumové vlastnosti zdroje referenčního signálu. V současné době komerční krystalové oscilátory vykazují fázový šum v oblasti -160...-176 dBc/Hz při frekvenci 100 MHz s offsetem 20...100 kHz. Tyto hodnoty odpovídají -120...-136 dBc/Hz při přepočtu na 10 GHz a stejnou frekvenci rozladění, která je srovnatelná a dokonce lepší než šumové charakteristiky generátorů YIG. Samozřejmě se předpokládá, že šumové charakteristiky jednotlivých prvků syntezátoru nemají znatelný vliv na proces převodu referenčního signálu. Ačkoli tento předpoklad vyžaduje určité kreativní inženýrství, konečný výsledek je jasný: syntezátory založené na polovodičových oscilátorech mohou potenciálně dosahovat extrémně vysokých rychlostí ladění spolu s vynikajícím šumem a spektrálním výkonem bez použití drahých, objemných a výkonově náročných oscilátorů YIG.

Budoucí vývoj

Analogový syntezátor je dnes nejpokročilejší architekturou, která nabízí výjimečně vysokou rychlost ladění a nízký fázový šum. Přestože jeho nákladové charakteristiky neodpovídají obecnému trendu snižování nákladů, přesto může být analogový syntezátor vynikajícím řešením v některých aplikacích, kde nízká cena není dominantním faktorem. S rostoucí provozní frekvencí digitálních syntezátorů se očekává určité snížení nákladů, což může zjednodušit návrh analogových syntezátorů.

Digitální syntezátory mají obrovský potenciál v důsledku extrémně rychlého rozvoje technologií GaAs, Si a SiGe. Očekává se, že se zvýší pracovní frekvence a spektrální charakteristiky digitálních syntezátorů, což výrazně pomůže při návrhu analogových a PLL syntezátorů.

Nejslibnější vývoj v blízké budoucnosti však bude zřejmě spojen s PLL syntezátory založenými na levných oscilátorových integrovaných obvodech. Hlavní úsilí bude zaměřeno na snížení vlastního šumu jednotlivých prvků syntezátoru tak, aby se rozšířila optimální šířka pásma PLL filtru na několik MHz, kde se polovodičové oscilátory stávají konkurenceschopnými v šumových vlastnostech s YIG oscilátory. To umožní dosáhnout mikrosekundového rozsahu rychlosti ladění frekvence při zachování úrovně šumu vlastní generátorům YIG. Tyto vlastnosti, spolu s nízkou cenou vlastní PLL syntezátorům, pravděpodobně předurčí jejich dominanci v budoucích návrzích.

Literatura:

1. J. Browne, “Frequency Synthesizers Tune Communications Systems,” Microwaves&RF, březen 2006.
2. V. Kroupa, „Teorie, design a aplikace frekvenční syntézy“, New York: Willey, 1973.
3. V. Manassewitsch, „Teorie a design frekvenčních syntezátorů“, třetí vydání, New York: John Wiley & Sons, 1987.
4. U. Rohde, „Mikrovlnné a bezdrátové syntetizéry: Teorie a design“, New York: John Wiley & Sons, 1997.
5. J. Klapper a J. Frankle, „Systémy s fázovým uzamčením a frekvenční zpětnou vazbou“, New York: Wiley, 1972.
6. „Analyzátor sítě 24 GHz,“ od Rohde & Schwartz, Microwave Journal, říjen 2005.
7. Z. Galani a R. Campbell, „An Overview of Frequency Synthesizers for Radars“, v IEEE Transactionson Microwave Theory and Techniques, sv. MTT-39, 1991, str. 782-789.
8. V. Kroupa, „Direct Digital Frequency Synthesizers“ New York: IEEE Press, 1999.
9. T. Endres, R. Hall a A. Lopez, „Design and Analysis Methods of a DDS-Based Synthesizer for military spaceborne applications“ v IEEE International Frequency Control Symposium Proc., 1994, str. 625-632.
10. W. Egan, „Frequency Synthesis by Phase Lock“ New York: Wiley, 2000.
11. R. Best, „Phase-Locked Loops – Theory, Design, and Applications“ New York: McGraw-Hill, 1984.
12. U. Rohde, „Digital PLL Synthesizers: Design and Applications“ NJ: Prentice Hall, 1983.
13. A. Blanchard, „Phase-Locked Loops“ New York: Wiley, 1976.
14. F. Gardner, „Phaselock Techniques“ Druhé vydání, New York: Wiley, 1979.
15. Aplikační poznámka „Fractional-N Synthesizer“, Synergy Microwave Corporation, http://www.synergymwave.com/> www.synergymwave.com.
16. „High Frequency Reference Module“ od Valpey Fisher Corporation, Microwave Journal, duben 2005.

o autorovi

Alexander Chenakin vystudoval Kyjevský polytechnický institut, kandidát technických věd. Pracoval na různých inženýrských a manažerských pozicích a vedl poradenskou společnost zabývající se výzkumem pokročilých technologií v oblasti generování mikrovlnného signálu. V současnosti působí jako ředitel oddělení syntézy frekvencí ve Phase Matrix, San Jose, USA, kde dohlíží na vývoj nových generací frekvenčních syntezátorů pro různé měřicí přístroje a systémy.

Nabízíme produkty od nejlepších výrobců

PRIST nabízí optimální řešení problémů s měřením.

U nás si můžete nejen zakoupit osciloskop, napájecí zdroj, generátor signálu, spektrální analyzátor, kalibrátor, multimetr, proudové kleště, ale také ověřit měřicí přístroj nebo jej zkalibrovat. Máme přímé smlouvy s největšími světovými výrobci měřicí techniky, díky tomu dokážeme vybrat zařízení, které vyřeší vaše problémy. Díky bohatým zkušenostem vám můžeme doporučit produkty následujících značek.

Problém frekvenční stability v zařízeních transceiveru vždy existoval. Na relativně nízkých frekvencích (do 100-150 MHz) bylo řešeno pomocí křemenných rezonátorů, na vyšších frekvencích (400 MHz) - pomocí rezonátorů na bázi povrchových akustických vln (SAW rezonátory), pro stabilizaci ultravysokých frekvencí byly použity dielektrické rezonátory z vysoko- často se používá kvalitní materiál.keramika nebo jiné high-Q rezonátory. Popsané způsoby stabilizace pomocí pasivních součástek mají své výhody - jednoduchost a srovnatelně nízkou cenu provedení, ale jejich hlavní nevýhodou je nemožnost jakéhokoli výraznějšího frekvenčního ladění bez změny frekvenčně nastavujícího prvku - rezonátoru. Nemožnost rychlého elektronického naladění pracovní frekvence při zachování její stability prudce omezuje použití rádiových zařízení a neumožňuje např. implementaci vícekanálových.

Dnes hojně využívané integrované frekvenční syntezátory různých zahraničních firem umožňují rychlé elektronické vyladění pracovní frekvence, včetně ultravysoké frekvence, při zachování její vysoké stability. Takové frekvenční syntezátory přicházejí v přímých a nepřímých typech. Mezi výhody přímé syntézy patří vysoký výkon při malém frekvenčním mřížkovém kroku, ale vzhledem k nutnosti filtrovat velké množství spektrálních složek způsobených četnými převody nelineárních signálů se zařízení pro přímou syntézu v mikrovlnných obvodech používají jen zřídka. K syntéze ultravysokých frekvencí se obvykle používají nepřímé syntezátory nebo syntezátory s fázovou smyčkou (PLL). Existují dva hlavní typy integrovaných syntezátorů s PLL - programovatelné, u kterých jsou hodnoty frekvence nastavovány externím mikrokontrolérem přes třívodičovou sběrnici, a neprogramovatelné, kde jsou dělicí koeficienty vnitřních děličů frekvence pevné, a referenční frekvence je nastavena externím křemenným rezonátorem. V jednoduchých mikrovlnných obvodech se obvykle používají neprogramovatelné integrované syntezátory, např. MC12179 od Motoroly, k jejichž nevýhodám patří nutnost přesného výběru quartzového rezonátoru, což není vždy možné. Programovatelné frekvenční syntezátory, například UMA1020M od Philips, tuto nevýhodu nemají, a protože moderní komunikační systémy mají vždy řídicí mikrokontrolér, je programování takového syntezátoru technicky snadné. Autogenerátory ultravysokého frekvenčního rozsahu se používají ve formě funkčně kompletních modulů vyrobených hybridní technologií.

Příkladem aplikace popsaných řešení je jednoduchý laboratorní ultravysokofrekvenční syntezátor, který umožňuje s vysokou přesností generovat a stabilizovat frekvence v rozsahu 1900 – 2275 MHz, navržený v tomto článku.

Blokové schéma navrženého syntezátoru je na Obr. 1., vzhled - na obr. 2. Jak můžete vidět jejich obvody, syntezátor se skládá z napěťově řízeného oscilátoru (VCO nebo VCO) JTOS-2200 od Mini-Circuits JTOS-2200, integrovaného frekvenčního syntezátoru UMA-1020M a mikrokontroléru Z86E0208PSC od Zilog.

Mikrovlnný signál generovaný VCO je přiváděn na výstup laboratorního syntezátoru a na vstup hlavního programovatelného frekvenčního děliče obsaženého v obvodu UMA-1020M.

Referenční signál generovaný křemenným oscilátorem JCO-8 je přiváděn do pomocného programovatelného frekvenčního děliče, který je rovněž součástí obvodu UMA-1020M. Blokové schéma UMA-1020M je na Obr. 3, podrobnou technickou dokumentaci k UMA-1020M naleznete na webových stránkách výrobce http://www.philips.de/. Koeficienty obou děličů - hlavního i pomocného - nastavuje mikrokontrolér Z86E0208PSC přes třívodičovou (DATA data, synchronizace CLK a oprávnění k zápisu / ENABLE) sběrnici. Blokové schéma mikrokontroléru Z86E0208PSC je na Obr. 4. Vnitřní paměť ROM mikrokontroléru je dostatečná pro naprogramování sedmi různých hodnot frekvence a jednoho testovacího režimu. Konkrétní hodnoty frekvence (nebo testovací režim) se nastavují propojkami na desce plošných spojů laboratorního syntezátoru. Před načtením další hodnoty frekvence do integrovaného syntezátoru se mikrokontrolér dotazuje na port připojený k propojkám a podle přijatých dat vybere ten či onen firmware. Nová hodnota frekvence se nastaví automaticky při zapnutí desky syntezátoru. Algoritmus programování syntezátoru pro mikrokontrolér Z86E0208PSC je znázorněn na Obr. 5 je uveden výpis programu.

Více podrobností o programování mikrokontrolérů Zilog si můžete přečíst v, kompletní technická dokumentace je k dispozici na webu http://www.zilog.com/.

Zvláštností použitého JTOS-2200 VCO je rozsah ladícího napětí: od 0,5 do 5 Voltů. To znamená, že pokud je nastavená hodnota napětí menší než 0,5 V, výrobce nezaručuje stabilní generování oscilací. Provedené experimenty ukázaly pravdivost tohoto tvrzení.

Princip činnosti PLL a také metodika výpočtu zpětnovazebního filtru (Loop filter) jsou v odborné literatuře poměrně široce a opakovaně diskutovány, proto se v tomto článku nezabývají. Existuje několik volně dostupných programů, které umožňují vypočítat parametry zpětnovazebního filtru a lze je nalézt na internetu na adrese http://www.analog.com/ nebo na adrese www.national.com.

Pro sledování správné činnosti obvodu syntezátoru je na desce instalována LED dioda, jejíž svit indikuje chybu ve frekvenční syntéze. Když syntezátor pracuje správně, LED by se neměla rozsvítit, ale tuto funkci lze softwarově deaktivovat.

Náklady na sestavený laboratorní syntezátor nepřesahují 30 USD. Pro snížení nákladů na navrhované zařízení lze navrhnout dva způsoby: za prvé, můžete kombinovat křemenný referenční oscilační zdroj syntezátoru a mikrokontroléru, přičemž si pamatujte, že maximální hodinová frekvence Z86E0208PSC je 8 MHz, zatímco pro UMA -1020M může být v rozmezí 5-40 MHz. Za druhé, VCO mohou být vyvinuty nezávisle pomocí tranzistorů nebo zesilovacích integrovaných obvodů pomocí metodologie uvedené v.

Seznam použité literatury

1. Dielektrické rezonátory / M.E. Ilčenko, V.F. Vzjatyšev, L.G. Gassanov a kol.; Ed. MĚ. Ilčenko. – M.: Radio and Communications, 1989. – 328 s.: ill. – ISBN 5-256-00217-1.
2. Pestrjakov A.V. Integrované obvody pro syntézu a frekvenční stabilizační zařízení // Chip News. – 1996. - č. 2.
3. Lobov V., Steshenko V., Shakhtarin B. Digitální syntezátory pro přímou frekvenční syntézu // Chip News. – 1997. - č. 1.
4. Bezdrátová polovodičová řešení. Motorola. Data zařízení – Vol.1. DL 110/D, Rev 9.
5. VCO Designer's Handbook 2001. VCO/HB-01. Mini-obvody.
6. Gladstein M.A. Mikrokontroléry rodiny Z86 od společnosti Zilog. Příručka programátora. - M.: DODEKA, 1999, 96 s.
7. Z8 Application Note Handbook. Zilog. DB97Z8X0101.
8. Starikov O. Metoda PLL a principy syntézy vysokofrekvenčních signálů//Chip News. – 2001. - č. 6.
9. Konstrukce mikrovlnného oscilátoru. Aplikační poznámka A008// Hewlett-Packard Co. - číslo publikace 5968-3628E (6/99)
10. Shveshkeyev P. Návrh VCO pro aplikace WLAN v pásmu 2,4 až 2,5 GHz ISM//Aplikovaná mikrovlnná trouba a bezdrátové připojení. – 2000. - č. 6. – S.100-115.